LOW LEVEL RF SYSTEM FOR S1 GLOBAL IN STF

Hiroaki Katagiri[#], Dai Arakawa, Toshihiro Matsumoto, Takako Miura, Shinichiro Michizono, Yoshiharu Yano,

Shigeki Fukuda High Energy Accelerator Research Organization 1-1 Oho, Tsukuba, Ibaraki, 305-0801

Abstract

S1-global project for ILC (International Linear Collider) had been performed in KEK-STF (Superconducting RF Test Facility). Digital feedback scheme and multi channel RF monitor are necessary for the LLRF system of ILC. The digital feedback system using μ TCA was newly installed for DRFS (Distributed RF Scheme) that is the final program of S1-Global. The IF (Intermediate Frequency)-mixture method and 34 channel ADC board were examined as multi channel RF monitor.

STF での S1 グローバルのための低電力高周波系の構成

1. はじめに

高エネルギー加速器研究機構の超伝導 RF 試験施 設(STF)では、国際リニアコライダー計画 (ILC) における技術開発の一環として 2010 年 7 月 から 2011 年 2 月まで国際研究協力による S1 グロー バルと呼ばれる試験が行われた。この試験はステー ジ1からステージ3の3段階に大別され、ステージ 1 では2台のクライストロンで各々4台の超伝導空 洞を、ステージ2ではクライストロン1台で8空洞 を励振する構成がとられた。さらにステージ3では 1台のクライストロンで2空洞を励振する分布型 RF システム (DRFS) の評価を行った^[1,2]。ILC で求め られる加速電界の振幅及び位相安定性を達成するた めデジタルフィードバック (FB) ・フィードフォ ワード(FF)制御が必要とされ、ステージ2までは コンパクト PCI を基にした FPGA ボードを、ステー ジ3 では新たに開発されたuTCA を用いたシステム を採用した。また RF のモニタとしてはパワーメー タによる計測のほか、今後より多くの信号の取り込 みが求められることから、FB/FF 用ボードを転用し て1つの ADC で複数の信号を計測可能とした IF (中間周波数) ミックス方式と、34 チャンネルの ADC を搭載した FPGA ボードとを性能評価のため 併用した。これら STF における低電力高周波系 (LLRF) についてステージ3 での様子を中心に報 告する。

2. DRFS での LLRF 系の構成

S1 グローバルのステージ 2 までは地上に設置さ れたクライストロンから地下の超伝導空洞に電力を 供給していたが、ステージ 3 の DRFS 試験では地下 に 2 台の DRFS 用クライストロンを設置し、それぞ れ 2 つの空洞を励振する方式が採られた(図1)。 これに伴い、LLRF 系では FB/FF 制御部を地下に設 置することになった(図2)。FB 系にはクライス トロン出力の進行波と反射波および空洞ピックアッ

[#] hiroaki.katagiri@kek.jp

プ信号を、モニタ系には、これらの信号に加えて空 洞入力部の進行波と反射波、クライストロン前段ア ンプの出力信号を入力する。



図1:DRFS 用クライストロンと超伝導空洞を収納 したクライオモジュール



図2:DRFS 試験時の RF モニタ信号系統図

3. デジタルフィードバック系

ILC で求められる空洞内の加速電界の安定度は、 パルスの平坦部で振幅 0.07%、位相で 0.24 度とさ れている。この安定度を達成するため、約 1.5mS の パルス内で振幅と位相の FB/FF 制御を行うシステム が導入されている。このシステムでは、先ず



図3: FB/FF 制御のブロックダイアグラム

1.3GHz の高周波信号を 10MHz の IF にダウンコン バートし、ADC により 40MHz のクロックでサンプ リングする。1 波長を 90 度の位相差ごとに 4 回サン プリングする事で I/Q 成分が求められる。続いて、 FB/FF 制御部が振幅・位相変調を施した I/Q 信号を、 DAC から I/Q 変調器に供給する(図3)。

図4はステージ2まで使用されたコンパクト PCI をベースとした FB/FF 系である。10 チャンネルの ADC と2 チャンネルの DAC を搭載した FPGA ボー ドと CPU ボード、両者のインタフェースとなる DSP ボードで構成される。DRFS 試験時は 10 チャ ンネルのモニタとして使用した。

図5はDRFS 試験時に導入された、プラットホー ムに μ TCA を採用したシステムで、ERL(エネルギー 回収型リニアック)テスト施設(cERL)のために開発 中のハードウェアがベースとなっている^[3]。 ADC と DAC を各 4 チャンネル搭載した FPGA ボードが 中心となる。CPU は FPGA チップに内蔵され、OS は LAN を介して起動する。



図4: cPCI デジタル FB/FF 系



図5: µTCA デジタル FB/FF 系

4. IF ミックスモニタ系

ILC では1 台のクライストロンで20 台以上の超 伝導空洞を駆動する案もあり、FB 制御を行うため に多数の空洞ピックアップ信号を取り込むことが求 められる。

IF ミックス方式^[4]は、複数の高周波信号を各々異 なる周波数にダウンコンバートした後に混合し、 ADC に入力する。通常の IF 方式と異なり、各々の IF 信号は 90 度毎にサンプリングされる訳ではない ため、I/Q 成分に分離するための演算は複雑になる が、ADC の数を抑えつつ多チャンネル化すること が期待される。S1 グローバルでは、前節で述べた コンパクト PCI の FB/FF 系と同じハードウェアを用 い、FPGA 上に構成する回路のみの変更することで ADC 1 つ当たり 3 つ、計 30 の IF を測定する試験を 行い、モニタとしての動作だけでなく FB 制御も可 能であることが確認された。

5. 34 チャンネル ADC ボード

多チャンネルモニタの1つの案として、通常のIF 方式で使用する 34 チャンネルの ADC を実装した FPGA ボードの開発も進めている(図6)。IF ミッ クス方式は ADC の数を抑える利点がある一方で、 I/Q 成分の演算のディレイが大きくなる事、LO や IF 生成系及びミキサ等の構成が複雑になる事が欠点 として挙げられる。多チャンネルの ADC を実装す る方式では、必然的に FPGA への入力信号数も多く なりボードの設計が難しくなると考えられ、それぞ れ一長一短がある。DRFS 試験では、この 34 チャン ネル ADC ボードの動作試験を行い何度かの改良を 経て、有効なデータを得られることを確認した。今 後、IF ミックス系と比較した性能評価、開発を継続 していく予定である。



図6: cPCI 34 チャンネルモニタ系

6. パワーメータによる測定系

超伝導空洞や大電力高周波系の性能を評価する上 で、電力の絶対値を正確に測定する必要があるため、 これまで述べたように IF をデジタル的に測定する だけでなく、1.3GHz の高周波信号を直接パワー メータで測定する系統も用意されている。図7は DRFS 試験時の構成で、2 チャンネルのパワーメー タ6 台を常備し、4 台の空洞のピックアップと反射 波、2 台のクライストロンの出力進行波、反射波を 測定する。またデジタル系モニタの校正にも使用さ れる。

パワーメータ増設の要望は多いが、導入とメンテ ナンスのコストの問題で難しいのが現状である。ま た、センサの個体により測定値に差が出ることが問 題となる場合もあり、今後の課題となっている。



図7:パワーメータとパワーセンサ

7. 反射係数円を用いた減衰量測定

前述のパワーメータによる計測系では電力の絶対 値を正確に求めるために、モニタケーブルの減衰量 や、方向結合器などの高周波部品の結合度や挿入損 失をネットワークアナライザで校正している。ただ し、地上-地下間に敷設したケーブルでは、ネット ワークアナライザの2ポートを使用した減衰量測定 が困難であることから、1 ポートでリターンロスを 計測する事で減衰量を算出する必要がある。より正 確な値を求めるため、反射点の位置による反射係数 の変化を利用し、反射係数円から減衰量を計算する 方法を採った(図8)。ネットワークアナライザに 測定対象のケーブルを接続し、モードは S11、反射 係数表示に設定する。もう一方のケーブル端には ショート終端した同軸ラインストレッチャーを接続 し、ストレッチャーを一定間隔で調整する度に反射 係数をプロットしていくと、電気長で半波長分変化 させたところで反射係数の軌道は円を描く(図9)。 この円の半径が反射係数の絶対値に相当し、|p|とす れば、リターンロスは20 log(|p|)、ケーブルの減衰 量はこの半分となる。なお、この測定ではラインス トレッチャーの挿入損失も含まれるため、ラインス トレッチャー単体でも同様の測定を行い補正する必 要がある。



図8:ケーブル減衰量測定の構成



図9:反射係数測定結果と円へのフィッティング

8. まとめと今後の予定

STF での S1 グローバルでは予定されていた項目 を無事消化することができた。現在は、次に予定さ れている量子ビーム実験に向けた準備を進めている。 LLRF系では、µTCAの FB/FF ボードや 34 チャンネ ル ADC ボードの開発を継続するほか、いくつかの 新たな試みもある。最後に、このうちの 2 件を紹介 する。

8.1 検波器を使用した簡易パワーメータ

パワーメータ増設の要望に低コストで対応する案 として、検波器と FPGA ボードを組み合わせた、簡 易パワーメータの開発を検討している。図10のよ うな検波器の入出力特性の校正データを FPGA 上に 持たせ、ADC で測定した電圧から入力電力をリア ルタイムに求める。開発には、ADC/DAC を各 2 チャンネル搭載した市販の FPGA 評価ボードを用い ている(図11)。パルス内の任意のタイミングで の電力値をリモートで読み出すほか、検波後のパル ス波形の出力(オシロスコープでの観測用)、デー タロガーによる記録のための DC 出力など、6 章で 述べた汎用パワーメータと同等の機能を持たせる予 定である。



図10:検波器入出力特性の一例



図11:XtremeDSP ボード

8.2 ダイレクトサンプリングによる I/Q 復調器

これまで述べてきたデジタル FB 系及びモニタ系 では、元の高周波信号から IF にダウンコンバート した信号をサンプリングする方式をとっている。近 年、ADC の広帯域化、高速サンプリング化が進み、 1.3GHz を直接サンプリングすることが可能となっ ている。高周波信号を直接測定することで LO や IF 生成系が不要になり、これらの位相ノイズ等に起因 する測定エラーも排除されると期待される^[5]。図1 2は周波数帯域1.4GHz、最大サンプリング 400MHz の高速 ADC と FPGA ボードを組み合わせたデータ 収集系である。高周波信号を直接 ADC に入力する ことから、ダイレクトサンプリングと呼んでいる。 IF 方式と異なりサンプリング速度が高周波信号の周 波数より低いため、I/Q 成分を求めるには数波長分 サンプリングした後、重み付き平均を取る必要があ る。S1 グローバルでは導入しなかったが、現在、 3 章で述べたμTCA を採用したボードの開発を進め ており^[6]、今後性能評価を行う予定である。



図12: 高速 ADC と FPGA 評価ボードによるダイ レクトサンプリング試験

参考文献

- T. Matsumoto, et al., "RF Sources of S1 Global Project in Super-conducting RF Test Facility (STF) at KEK", This proceedings.
- [2] S. Fukuda, "Japanese ILC Scheme:DRFS(Distributed RF System", This proceedings.
- [3] T. Miura, et al., "Digital Feedback System using µTCA for DRFS", This proceedings.
- [4] T. Matsumoto, et al., "Development of Digital Low-level RF Control System using Multi-intermediate Frequencies", PAC2007, Albuquerque, USA, pp. 2110–2112.
- [5] Y. Okada, et al., "Direct Sampling of RF Signal for 1.3 GHz Cavity", Proceedings of PAC09, Vancouver, BC, Canada, 2009.
- [6] J. Mizuno, et al., "A new FPGA board with fast ADCs for direct RF sampling", This proceedings.