PASJ2017 THOM10

## MTCA.4 による高速大容量データハンドリング

## HIGH-BANDWIDTH DATA HANDLING SYSTEM WITH MTCA.4

漁師 雅次 <sup>#, A)</sup>, 岩城 孝志 <sup>A)</sup>, 出口 久城 <sup>A)</sup>, 林 和孝 <sup>A)</sup>, 松本 隆太郎 <sup>A)</sup>, 山崎 伸一 <sup>A)</sup> Masatsugu Ryoshi <sup>#, A)</sup>, Takashi Iwaki <sup>A)</sup>, Hisakuni Deguchi <sup>A)</sup>, Kazutaka Hayashi <sup>A)</sup>, Ryuutaro Matsumoto <sup>A)</sup>, Shinichi Yamazaki<sup>A)</sup>

<sup>A)</sup> Mitsubishi Electric TOKKI Systems Corporation

#### Abstract

We have developed various modules corresponding to MTCA and applied it to accelerators control and monitoring. Conventionally, Linux has been installed on the CPU in the FPGA (Virtex 5 FXT, Zynq) implemented in AMC and used as EPICS IOC.MTCA's backplane was used GbE star-topology wiring. Many kinds of LLRF system could be flexibly assembled by the MTCA boards and EPICS. Recently, MTCA applications were expanding using high-speed serial lanes (PCIe or XAUI) on the MTCA backplane. For the monitoring camera device, the data transmission exceeding '100[MB/sec]' was achieved by PCIe Gen2 x4 DMA. We need many input channels and high speed of sensors, so we can supply to use high speed, large capacity data transmission. For that purpose, we confirmed the performance implementation method of PCIe Gen3 and 40GbE systems with MTCA and evaluated the performance.

## 1. はじめに

高周波加速器の制御システムでは、無線通信におけ る RF 信号処理技術(ディジタル技術)やソフトウェア技 術を応用して高度化を進めてきている。その一つとして Advanced Telecommunication Computing Architecture (ATCA)から派生した Micro TCA (MTCA)の利用がある。 ATCA の子基板 AMC(Advanced Mezzanine Card)を活 線挿抜可能なスロットインモジュールとして構成する MTCA は、運転管理やメインテナンスに適した標準プ ラットフォームとして採用されている。モジュール間はバッ クプレーンを介して高速シリアル通信を行っている。 port0、1 は GbE、port4~8、9~12 は PCI Express (PCIe) や 10 Gigabit Attachment Unit Interface(XAUI)などの通 信規格が適用される。これらの通信は MTCA 専用の HUB である MTCA Carrier Hub (MCH)を中心とした デュアルスタートポロジーでリダンダント構成になってい ることが多い。これらの他に port2、3 は SATA・SAS など ストレージ用、port13~16 は P2P 通信用で、MCH を介 さずにAMCスロット間接続されている。これらに加えて、 DESY を中心に広まりつつある RTM の拡張規格である MTCA.4 では、port17~20 を AMC 間の MLVDS 信号 によるバス接続で、同期・インターロック信号などに利用 されている。

cERL、STF、SuperKEKB では Port0 の GbE を使って EPICS CA により通信をしていた[1]~ [9]。LLRF、BPM、 MPCCD や光学実験装置において、Channel 数の増加 やセンサの高精細化にともない、扱うディジタルデータ容 量も増大する傾向にある。そのため、MTCA シェルフ内 のデータ伝送および上位装置へのデータ伝送を高速大 容量で行う必要があると考えられる。

そこで、シェルフ内の通信には PCIe Gen3 を、上位 装置との通信には 40GbE を使ったシステムの実現方法 の確認および性能評価を行った。以降に、その状況を報 告する。

## 2. MTCA の利用拡大

2.1. SPring-8 における画像処理システム

SPring-8 蓄積リングで使用される 2 次元干渉計の高 度化のために、清道らは MTCA を使った画像処理シス テムを開発した[10]。VGA (640×480) サイズのカメラ画 像をカメラリンクで取り込み、1Hz で PCIe の DMA でプ ライマリプロセッサ AMC へ画像データを送り、1 次元 フィッティング処理を行った。その後、セカンダリプロセッ サで 2 次元フィッティング処理を行い、この結果を中央 制御室に表示している。本システムの実力は 100[fps]で あった。

#### 2.2. SPring-8 における DDH プロジェクト

SPring-8 では利用実験の大規模化に伴うセンサ数の 増加に対応するために、松下らはバックプレーンの伝送 性能およびオープンスタンダードである MTCA を選定し てデータ収集機能を組込んだ[11]。

2 つのセンサ出力をカメラリンクで受けて、MTCA の バックプレーン上を PCIe Gen2 x4 で DMA 伝送して 10GbE NIC から上位装置へとデータ伝送した。port4-7 および 8-11 を別の MCH を経由してデュアルスタートポ ロジーを利用した。この結果、10GbE 一系統で 7.4Gbps のデータ帯域および 40 時間以上の連続動作をした。

#### 2.3. XSBT におけるバンチ形状モニタ

SACLA から SPring-8 へのビーム輸送ラインである XSBT(XFEL to SPring-8 Beam Transport)に設置される 3 次元バンチ形状モニタに清道らは、MTCA のデータ 収集装置を利用した[10]。MTCA ダブルハイトの FMC キャリア AMC にカメラリンクの FMC を実装して、6 台の カメラから 60Hz で同時収集する。PCIe Gen2 の DMA を使いプロセッサ AMC ヘデータを集約し 3D バンチ構 造の構築を行う。FMC キャリア AMC には、ARM Cortex-A9 内蔵の Zynq-7000 が実装されており、前処理 を行うことでプロセッサ AMC と分散処理をしてリアルタイ

<sup>#</sup> ma-ryoshi@west.melos.co.jp

ム再構築を行う。データは 11[MB/frame]で 10[fps]の転送していたため、880[Mbps]の転送レートを実現した。

## MTCA を使ったさらなる高速大容量デー タ伝送技術

MTCA を使ったディジタルデータ処理において、 シェルフ内の通信はコンピュータ内の通信で一般的 になってきた PCIe を使うことが増えてきている。 また、外部との通信はコンピュータと接続するとき には Ethernet を使うことが考えられるため 40GbE を 選定した。それぞれを MTCA シェルフのバックプ レーンを活かして利用するための設計手順を確認し 評価した。

## 3.1. 40GbEの評価

MTCA を使ったシステムで 40GbE の通信確認を するために Figure 1 のような評価システムを構築し た。ÜBER 製の MTCA.4 対応のシェルフに、PCIe ス イッチが拡張された N.A.T.製の MTCA.4 対応の MCH を実装した。この MCH の背面には CPU カー ドを拡張した。40GbE の NIC には Vadatech 製の AMC を使用した。また対向装置には、HP 製 WS の Z820 を用いて、Intel 製の NIC を実装した。今回使 用した NIC に使われている Ethernet Controller は両 方とも Intel 製 XL710 である。使用した CPU カード および WS のスペックは Table 1 の通りである。



Figure 1: Evaluation Test Environment of 40GbE.

Table 1: Equipment Configuration of 40GbE

	NAT-MCH-RTM- BM-COMEXI7	Z820	
CPU	Core-i7 3517UE	Xeon E5-2643	
	2Cores,4threads	4Cores,8threads x2CPUs	
Memory	4GB	64GB	
	ECC DDR3-1066	ECC DDR3-1600	
OS	Ubuntu 14.04.4 LTS	CentOS 7.2	
	Kernel 4.2.0-27	Kernel 3.10.0-327	
NIC	AMC230	XL710-QDA2	

最初は、以前設計した 10GbE のソフトウェア構成 と同じ BSD Socket を使い UDP 通信で評価を行った。 UDP では、10[Gbps] (7.5[Gbps]~12.5[Gbps]) 出た が、通信開始から 2~3[分]でタイムアウトにより通 信ができなくなり非常に通信が不安定だった。

UDP による通信品質改善のために、UDP 送受信 パケットバッファサイズを調整したが、通信速度と 品質ともに改善されなかった。

次に TCP では、タイムアウトが起きず通信が安定 した。さらに、パケットバッファサイズを調整した ものの 10.4[Gbps]より通信速度が早くすることはで きなかった。

そこで、ソフトウェアの実装方法を根本的に見直 し、Intel が策定した Data Plane Development Kit (DPDK)を使うことにした。ソケット通信と DPDK におけるソフトウェアの構成の比較を Figure 2 に示 した。

ソケット通信を使ったソフトウェアの実装方法で は、データパケットを送受信すると割り込みが発生 する。多くのデータ送受信する場合、大量の割り込 みがオーバーヘッドとなり処理が遅くなることが課 題となってきた。そこで、一般的になってきたマル チコア CPU の、1 コア以上を通信専用に割り当てる ことで、NIC の通信用バッファの状態を 100%ロー ドでポーリングする。また、ソケット通信では kernel driver を使うが、DPDK では userland driver を 使用する違いがある。

UDP app		user space	UDP app	
Socket Library, etc			DPDK lib (i40e driver)	
Linux kernel (i40e driver )		kernel space	Linux kernel	
CPU	NIC		CPU	NIC

Figure 2: Compare the Configuration of the Socket Communication with DPDK.

DPDK は、H/W 構成に強く影響されるため、 DPDK に対応しているかを確認する必要がある。主 な確認項目は下の通りである。

## PASJ2017 THOM10

- DPDK 対応済み NIC であること。
- マルチコア CPU であること。
- 仮想化対応 CPU であること。
- PCIe revision が伝送レートに十分対応可能なこと。
- kernel version: 2.6.34 以降
  - kernel configuration: CONFIG\_HUGETLBFS, CONFIG\_PROC\_PAGE\_MONITOR, etc.
- glibc:2.7 以降

.

DPDK を評価するために、送信パケットを生成す る為のソフトである pktgen を使って送信パケットサ イズを変化させ、testpmd を使って通信速度の測定 をした。

パケットサイズを増やすにつれて、伝送速度がど のように変化をするかを Figure 3 に示した。Z820 か ら送信して MTCA CPU で受信した場合は、Z820 の 送信パケットサイズを 1000[B]まで増やしていくと 伝送速度が向上していき、36[Gbps]で速度が飽和し た。この時、対向の MTCA の受信速度は、パケッ トサイズ 250[B]くらいから飽和領域になり 24[Gbps] で頭打ちになった。送受信の伝送速度の差は、送信 側に比べて受信側の処理性能が低く、DPDK 自体は プロトコルなしの通信なのでパケットロスしている ためだと考えられる。次に、送受信が逆向きの MTCA CPU から Z820 へ送信した場合、MTCA CPU の送信速度は送信パケットサイズ 300[B]くらいから 飽和領域になり、24[Gbps]で頭打ちになった。また、 Z820の受信側では、大量のパケットロスが発生して、 送信パケットサイズ 300[B]の時に受信データは最大 で10[Gbps] だった。

送信側のそれぞれのデータ伝送速度の差は、送信 パケット生成速度の差であり、これはそれぞれの CPUの性能の差が出ていると考えられる。



Figure 3: Compare the Transmitting Speed with Packet Size.

Z820 の受信パケットロスが MTCA CPU よりも多 すぎる点を調査した。まず、Z820 で pktgen を起動 するときに割り込み関連のエラーが発生していた。 その為、dmesg の内容通り割り込みがでないように kernel parameter に irqpoll を追加したが、改善されな かった。次に、Z820 の Linux のディストリビュー ションが MTCA CPU のものと異なったので、同じ Ubuntu に合せたが改善はみられなかった。そのため、 ハードウェアによる違いと考えて調査を進めた。

Z820 はデュアル CPU で構成されており、CPU ご とにシステム・メモリが接続されており、それぞれ がノードとよばれ区分けされている。すべてのシス テム・メモリは、いずれの CPU からでもアクセス 可能とするために CPU 間がインターコネクトで接 続されている。同一ノードへのアクセスよりも、異 なるノードへのアクセスには時間がかかる、非対称 な構成になっている。このような構成を Non-Uniform Memory Access (NUMA)と呼ぶ。

Z820 では、ノード 0・1 の 2 つのノードがあり、 ノードの下に 4 つの物理コアがある。DPDK を使っ た設計当初は、NUMA 構成で OS、DPDK 送信・受 信の機能を、OS で 1 コア、送信・受信でそれぞれ 2 コアずつ割り当てていた。そのため、ノードを超え た物理コアの割り当てになっていた。Z820 の受信パ ケットロスが多い原因をノードをまたいだコアの割 り当てだろうと推測して、送信・受信でそれぞれ 1 コアずつ割り当てに変更した。結果、Figure 4 のよ うになった。NUMA ノード 0 側のコアだけを使うよ うにしたところ 24[Gbps]で受信できるようになり、 パケットロスがほぼなくなったことを確認した。



# Figure 4: Compare the Transmitting Speed with Packet Size after the NUMA Configuration Changed.

現在のハード構成での限界を評価するために、 NIC にある 2 ポートを、両方とも接続したときの伝 送速度を確認した。Z820 の送信の伝送速度は 45[Gbps]まで向上したが、MTCA 側の伝送速度は 1 本の時と同様で 24[Gbps]だった。このことから、 MTCA CPU カードの性能限界だと考えられる。

## 3.2. PCIe Gen3DMAの評価

コンピュータ内の CPU と周辺機器の間でデータ通信 するためには高速シリアル通信の PCIe が一般的に利用 されている。最初は片方向 2.5[Gbps/lane]の Gen.1 だっ た。次に片方向 5[Gbps/lane]の Gen.2、そして最新であ る 8[Gbps/lane]の Gen.3 と発展してきた。最近では、外 部のコンピュータとケーブルを使って接続され通信するような使い方もされるようになってきた。

PCIe Gen3 インタフェイスを備えた AMC を開発する 場合、PCIe Gen3 専用ブリッジ ASIC を使う方法もある が、AMC 上で様々なディジタル信号処理をすることを考 えると、部品点数が削減できフレキシブルな論理を組込 むことができる FPGA を使用した設計がよいと考えた。

そこで、従来から使っている Xilinx 製の FPGA をター ゲットに考えた。AMC を EPICS IOC にするために内蔵 CPU 上で Linux を使うことを考え Zynq を使っていた。し かし、Zynq は PCIe Gen2 までしか対応しておらず、 PCIe Gen3 に対応するには UltraScale Kintex 以上が 必要となる。そこで、Figure 5 に示したとおり Xilinx 製の 評価ボード KCU105 を Z820 に実装して性能評価をした。



Figure 5: PCIe Evaluation Test Environment of KCU105.

まず、KCU105 の PCIe Gen3 のリファレンスデザイン 資料「ug919」を参考にして評価回路を準備した。このリ ファレンスデザインは、「Northwest Logic 製の DAMC-IP」 を使ったデザインである。これにより、FPGA と評価環境 の性能の基準を確認した。

次に、Xilinx 製の標準 DMAC-IP を使った評価回路 を設計した。特に設計上は NL 製の IP と違いはなかっ た。両者とも、KCU105 上の DDR4-SDRAM と Z820 上 の DDR3-SDRAM 間の PCIe Gen3 の DMA 伝送を行 い、データ伝送速度の評価をした。伝送速度は、FPGA 内蔵の PCIe のハードマクロの測定機能を使った。

MTCA では通常 4lanes の PCIe が使われる。今回評価に使用した KCU105 は 8lanes の PCIe Gen3 で構成できる。lane 数はハードウェアおよびドライバの設計にあまり大きな影響を与えないため 8lanes で評価した。

NL 製の IP のリファレンスデザインで評価用のソフトを 用いて送受双方向通信で実測した。送信および受信そ れぞれで約 47[Gbps]だった。これは、Z820 に使用して いるメモリが DDR3-1866 であり、理論転送速度 119.2[Gbps]であり、伝送効率 78.9[%]とリードライトアクセ スを繰り返していると考えるとほぼ上限に達しているため、 メモリバスで帯域制限されていると考えた。よって、今回 の評価構成において PCIe の伝送速度のみを評価する 場合、双方向同時通信ではなく、片方向通信のみで評 価した方がよいと考えた。

そこで、片方向通信のみで評価したところ、平均して

約 54[Gbps]とデータ伝送速度が向上した。



Figure 6: Compare the Transmitting Speed of Bidirectional to the Transmitting Speed One Way by NL IP



Figure 7: Compare the Transmitting Speed of Xilinx DMAC-IP to NL DMAC-IP.

Xilinx の DMAC を使った回路で片側ずつ動作させ て評価したところ平均して約 56[Gbps]とさらに向上した。 違いは、NL 製の DMAC に比べて Xilinx 製の DMAC のリリース時期が新しいくらいしか分かっていない。

MTCA バックプレーンを使って PCIe Gen3 を評価す るために、KCU105 に実装されている FPGA と同じ型名 の UltraScale Kintex を使った高速 A/D 変換の AMC を 開発した。本カードは、分解能 12[bit]、4[GSPS]の A/D 変換性能があり、バックプレーンとは、Port4-7 を使って PCIe Gen3 4lanes の接続がある。本 AMC-ADC を MTCA シェルフに実装して DMA 伝送性能を測定した。



Figure 8: Picture of 12bit-4GSPS A/D AMC with PCIe Gen3 4lanes.

### Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan August 1-3, 2017, Sapporo, Japan

## PASJ2017 THOM10

DMA 転送した結果を Figure 9 に示す。4lanes の AMC-ADC による伝送速度と比較するために、Z820 と KCU105 で Xilinx 製の DMAC-IP を使い 8lanes で 評価した伝送速度を半分にした。その結果、AMC-ADC の伝送速度は、KCU105 の 9 割程度に相当する 25.5[Gbps]になった。両者とも FPGA 側のメモリは DDR4-SDRAM の 64[bit]接続であり十分な帯域があ る。よって、40GbE の評価結果と同程度の伝送速度 限界であったため MTCA CPU カードの性能限界と 考えられる。



Figure 9: Result of the Transmitting Speed of AMC-ADC.

#### 3.3. 今後の予定

PCIe DMA と 40GbE DPDK の組み合わせた伝送の 評価を準備している。例えば、AMC-ADC で収集し たデータを PCIe DMA してそのまま DPDK を使った 40GbE にて上位コンピュータへデータ伝送する。簡 単には、DMA の転送先バッファと DPDK 送信バッ ファを別に確保して、メモリコピーをしてつなげる ことが考えられる。しかし、大容量のデータ伝送を 考えた時に、このコピー操作はレイテンシも大きく なるし、リソースの無駄遣いや連続的な伝送ができ なくなる可能性がある。そこで、二つのバッファを 共有することを考えてドライバを構成する。まずは、 少量のデータ容量の伝送を試行して、バッファの共 有ができた。

しかし、ここでも技術的なハードルが出てきた。 DPDK は VFIO 使って IOMMU(IO Memory Management Unit)を利用するので user 空間から制御 する。しかし、DMA ドライバは kernel 空間で動作 するため、同じ IOMMU group では動作させられな い。MTCA シェルフは 1 つの IOMMU group で構成 されているため、DPDK を noIOMMU モードで動作 させるように検討している。

## 4. まとめ

MTCA シェルフを使った構成で、PCIe Gen3 の DMA で 25Gbps 以上、40GbE で 23Gbps 以上のデー タ通信ができることを確認した。高速大容量データ の取り扱いが可能となり、LLRF やモニタの新たな 可能性と用途を広げていく。40GbE ではパケット送 受信の割り込みによる影響が大きいためポーリング を利用した DPDK を使って評価した。PCIe では、 UltraScaleKintex を使って DMA 転送技術を評価した。 今後、FPGA を使った PCIe の DMA と 40GbE を組 み合わせることで、FPGA で処理したデータを PCIe で CPU 上のメモリに DMA して、そのデータを 40GbE で外部のコンピュータへ伝送する技術開発お よび評価を進めていく。そして、複数の AMC にわ たって収集したデータを統合して判断して、制御に 生かすことへと用途を広げていけると考えている。 また、画像データのような大容量データを取り扱う システムへ応用するなど適用範囲の拡大を図ってき たい。

## 参考文献

- M. Ryoshi *et al.*, "LLRF Board in Micro-TCA Platform", Proceedings of the 7th Annual Meeting of Particle Accelerator Society of Japan, Himeji, Aug., 2010.
- [2] T. Miura *et al.*, "Digital feedback system using μTCA for DRFS", Proceedings of the 8th Annual Meeting of Particle Accelerator Society of Japan, Tsukuba, Aug. 1-3, 2011.
- [3] M. Omet *et al.*, "Development and Application of a Frequency Scan-based and a Beam-based Calibration Method for the LLRF Systems at KEK STF", Proceedings of the 9th Annual Meeting of Particle Accelerator Society of Japan, Osaka, Aug. 8-11, 2012.
- [4] T. Kobayashi et al., "Prototype Performance of Digital LLRF Control System for SuperKEKB", Proceedings of the 8th Annual Meeting of Particle Accelerator Society of Japan, Tsukuba, Aug. 1-3, 2011.
- [5] S. Michizono *et al.*, "Tuner control for cERL cavities by digital feedback system", Proceedings of the 9th Annual Meeting of Particle Accelerator Society of Japan Osaka, Aug. 8-11, 2012.
- [6] H. Ishii *et al.*, "Development of a beam position detector for an orbit feedback system in SuperKEKB", Proceedings of the 8th Annual Meeting of Particle Accelerator Society of Japan, Tsukuba, Aug. 1-3, 2011.
- [8] T. Kobayashi *et al.*, "RF Reference Distribution System for SuperKEKB", Proceedings of the 10th Annual Meeting of Particle Accelerator Society of Japan Nagoya, Aug. 3-5, 2013.
- [9] K. Hayashi *et al.*, "Refinements of the new LLRF Control System for SuperKEKB", Proceedings of the 9th Annual Meeting of Particle Accelerator Society of Japan Osaka, Aug. 8-11, 2012.
- [10] A. Kiyomichi et al., "Improvement of MICROTCA-Based image Processing System at SPRING-8", Proceedings of the 12th Annual Meeting of Particle Accelerator Society of Japan, Tsuruga, Aug. 5-7, 2015.
- [11] T. Matsushita et al., "SPring-8 Annual Report 2014", 2014.