ILC 用半導体マルクス電源

SOLID-STATE MARX GENERATOR FOR INTERNATIONAL LINEAR COLLIDER

小笹 有輝*,^{A)}, 佐藤 祥^{A)}, 須貝 太一^{A)}, 江 偉華^{A)}, 徳地 明^{A),B)}, 天神 薫^{B)}, 明本 光生^{C)}, 中島 啓光^{C)}

Yuki Kozasa^{*,A)}, Sho Sato^{A)}, Taichi Sugai^{A)}, Weihua Jiang^{A)}, Akira Tokuchi^{A),B)}, Kaoru Tenjin^{B)}

Mitsuo Akemoto^{C)}, Hiromitsu Nakajima^{C)}

^{A)} Nagaoka University of Technology, ^{B)} Pulsed Power Japan Laboratory Ltd.

^{C)} High Energy Accelerator Research Organization (KEK)

Abstract

A high power, long pulse modulator aimed at application to international linear collider (ILC) is being developed. The target parameters are: $120 \text{ kV} (\pm 0.5\%)$, 140 A, 1.65 ms(Flat top), and 5 pps, with consideration on compactness, reliability, and cost control. A solid state, chopper controlled pulsed power generator using Marx-topology has been proposed. This paper shows the experimental results of prototype.

1. はじめに

現在、高エネルギー下での素粒子実験のために世界 中の研究者によって ILC(International Linear Collider) 計画が推進されている。ILC 計画は全長約 30km の直 線状の加速器によって電子と陽電子をそれぞれ 250GeV まで加速し、合わせて 500GeV のエネルギー で衝突実験を行う計画である。ILC 計画の直線加速器 は 10MW マルチビームクライストロンでマイクロ波 を発生させて荷電粒子を加速する。このマルチビーム クライストロンは約30kmの主加速器の中に約380本 使用され、それらを駆動するパルス電源も約380台使 用される^[1]。そのためパルス電源には小型化、低コス ト化、高信頼性などが要求される。また、出力パルス は電圧-120kV(±0.5%)、電流 140A、フラットトップ 1.65ms、繰り返し率 5pps と一般的なパルス電源と比較 して長パルスで高い精度が求められる。パルストラン スで昇圧する方式を採る電源の場合、大型のコアを用 いる必要があるためサイズ・コストともに大きくなっ てしまう。そのためパルストランスを用いないマルク ス電源が有用であると考えられ、現在、SLAC や DTI 社などがマルクス発生器を用いたクライストロンモ ジュレータの開発を推進している^{[2][3]}。

本論文では半導体デバイスを用いたマルクス電源 とチョッパ回路を組み合わせ、PWM 制御と位相制御 を行う新しい方式のロングパルスパワー電源を提案 し、試作基板を用いた PWM 制御と位相制御によるド ループ補償とリップル低減の試験結果、回路シミュレ ーションによる考察について報告する。

2. 回路構成

2.1 半導体マルクス電源

図1に一般的なマルクス電源の回路図と動作を示 す。一般的な半導体デバイスによるマルクス電源は図 1のように、充電用(SW_c)と放電用(SW_b)の半導体ス





Proceedings of the 11th Annual Meeting of Particle Accelerator Society of Japan August 9-11, 2014, Aomori, Japan

PASJ2014-SAP055

(Co)から構成される。充電時は(a)の経路でそれぞれの 段のコンデンサが入力電圧-V_{IN}に達するまで並列充 電され、放電時は(b)の経路で負荷に対して-V_Nの段数 倍が直列放電され出力が得られる。C₀は放電によって 時々刻々と電荷を失うため、放電時間が長くなるにつ れて出力電圧は指数関数的に減少する。そのため -120kV(±0.5%)という小さい電圧変動率を達成するに は、C₀を大容量化する必要があるが、電源が大型化す るという欠点がある。そのため、減少する電圧に対し て PWM 制御を用いて補償し、小型でありながら高い 精度の出力電圧を実現する電源を提案する。

2.2 降圧チョッパ回路

降圧チョッパ回路の回路図と動作を図2に示す。 降圧チョッパ回路は DC/DC コンバータ等に用いられ ており、半導体スイッチの ON-OFF によってパルス幅 変調(PWM)を行い、出力電圧を制御する方法である。 スイッチが ON の時は直流電源-リアクトル-コンデ ンサの経路で電流が流れ、スイッチが OFF のときは リアクトルに蓄えられた磁気エネルギーによってリ アクトルーコンデンサーダイオードの経路で電流が 流れる。降圧チョッパ回路を前述のマルクス電源のそ れぞれの段に組み込む。その際に電圧の減少に合わせ てチョッピングの ON 時間を徐々に長くする。これに より Coの放電による電圧減少が補償される。



Figure 2: Schematic of Step-down chopper circuit.

2.3 チョッパ型マルクス電源

本論文で提案するチョッパ型マルクス電源の回路 図を図3に示す。充電時は図1と同様の経路で電解コ ンデンサに電荷を蓄積し、放電時は SW_Dを ON-OFF し PWM 制御することによって定電圧を維持する。し かし、チョッピングをすると ON-OFF の際にリプルと 呼ばれる電圧の小さな揺らぎが発生する。つまり、 PWM 制御を行うことで Coの放電による電圧減少は補 償できるが、引き換えにリップルが発生することで電 圧が変動してしまう。例えば一般的な降圧チョッパ型 DC/DC コンバータでは図2中のLのインダクタンス

イッチ、ダイオード、エネルギー蓄積用のコンデンサ や C の容量を大きくすることによってカットオフ周 波数を下げ、リップルを小さくするが、立ち上がり・ 立ち下がりが遅くなる。さらにそれに伴って素子のサ イズも大きくなってしまい、電源が大型になってしま う。そこでマルクス電源のそれぞれの段において SWn のゲート信号に(チョッピング周期) / (段数)分の位相 差を持たせて足し合わせる。それによりLとCが小さ くても、重畳した合計の出力電圧のリップルを低減す ることが可能である(図 4)。従ってマルクス電源の段 数を増やすほどリップルは小さくなり、高い精度が実 現可能となる。本研究では80段のセルを想定してい る。PWM 制御を行い、電圧減少を補償する際の ON 時間を長くしていく割合を制御する方法として現在 2つの方式を検討している。1つ目は FPGA を用いた A/D 変換によるリアルタイムのデジタルフィードバ ック方式である。後述のシミュレーションはこのフィ ードバック方式を用いて段数の増加によるリップル の低減を検討している。現在、フィードバック用制御 基板を製作中である。2つ目は FPGA のプログラミン グにより、予め ON 時間を調整・決定し、制御するフ ィードフォワード方式である。本論文では図3のマル クス電源の試作基板において、フィードフォワード制 御を用いた結果を報告する。



Figure 3: Schematic of constant voltage controlled Marx generator circuit.



3. 試作基板による試験結果



Figure 5: Appearance of the prototype board.



Figure 6: Schematic of the prototype board(a single cell).

3.1 試作基板単独試験

図 5、図 6 に試作したチョッパ型マルクス電源のセ ルの写真と回路図を示す。1段あたりにそれぞれ-2kV 充電し、降圧チョッパ回路により-1.6kVのパルス電圧 を出力し、80段重畳することで-120kVを達成する設 計である。ILC の仕様の電流値が 140A であるため、 負荷抵抗は1段あたり11.4Ωとなる。また、マルクス 電源はセルを複数段直列に接続するため、各段の電圧 が相互に干渉し合い、電流が往復し振動する可能性が ある。それを防ぐために負荷抵抗と並列にダイオード と、フィルタのコンデンサに直列に抵抗を接続してあ る。初めに基板単独での試験として制御無しでの試 験、duty比80%一定でチョッパ制御を行った場合の試 験、ドループを補償するように PWM 制御をかけた場 合の試験を行った。図7の(a), (b), (c)にそれぞれの結 果を示す。(a) の結果は放電用スイッチ SW_D に duty 比 100%のゲート信号を入力し 1.7ms の間、常に ON の状態である制御無しの状態の試験結果である。これ は、図6に示した素子の値で回路を設計した場合、制 御無しだと 20.5%のドループが発生し、Coの電圧が減 少し、出力電圧も共に減少することを示している。そ こで SW_Dにチョッピング周波数 50kHz でチョッパ制 御を行った結果が(b)と(c)である。とりわけ(c)で は、(d) に示すような予め FPGA にて計算・決定され た、1.7ms / 20µs = 85 個のパルスから成る、ドループ







(b) Results in the case of 80% Duty ratio









Proceedings of the 11th Annual Meeting of Particle Accelerator Society of Japan August 9-11, 2014, Aomori, Japan

PASJ2014-SAP055

を補償するような duty 比の PWM 信号を SW_Dに入力 している。 C_0 の電圧は放電と共に減少しているが、出 力電圧の平均値は一定を保っており、ドループが補償 されていると言える。フィルタの L と C を小さくして いるのでリップルが最大で 51.7%と大きく揺らいでい るが、次項で示すような複数段接続した際に位相制御 でリップルを低減する。

3.2 試作基板 2 段接続試験

試作基板単独では 20.5%のドループを補償するため に PWM 制御を行ったところ最大で 51.7%のリップル が発生した。そこでマルクス電源の特徴である、複数 段の回路を重畳し、各セルに位相差を与える位相制御 を行った場合、図4で示したようなリップルの低減が 期待できる。2 段の重畳の場合はチョッピング周期 20µs/2=10µsの位相差を1段目と2段目の SW_Dのゲ ート信号に与えることでリップルが最もキャンセル され低減される。この場合も図 7, (d)のゲート信号を 用いた。



Figure 8: The results of the prototype board two-stage connection.

図 8 に試作基板を 2 段重畳したときの出力波形を示 す。図 8 の結果から出力電圧は-3.1kV, リップルは最 大で 26.6%に低減しているという結果が得られた。

3.3 試作基板4段接続試験

試作基板を2段重畳することでリップルは26.6%まで低減された。本研究では4段のマルクス発生器からなる電源を1ユニットの電源としてパッケージ化し、20ユニットの電源で使用する構想である。4段の重畳の場合の各セル毎の位相差はチョッピング周期20µs/4=5µsである。図9に試作基板を4段重畳したときの出力波形を示す。4段の場合も図7,(d)のゲート信号を用いてドループを補償している。

図9の結果から試作基板を4段重畳することで出力電 圧は-6.0kV, リップルは最大で 6.1%まで低減すること が確認できた。このようにマルクス発生器に PWM 制 御と位相制御を組み合わせることで C₀, フィルタの L と C の値を小さくしても、ドループを補償し、リップ ルも抑えることが可能である。さらにフィルタの L と C の値が小さいため立ち上がり時間が 18µs と高速で ある。ILC に使用されるマルチビームクライストロン が要求する立ち上がり時間は 100µs より速くというも









Figure 9: The results of the prototype board four-stage connection.

のであるが、十分に達成できている。また、本論文で 提案した回路はバウンサー回路などの付加回路が必 要なく、シンプルな構造であり無駄が少ない。そのた め素子の利用率が高く、安価である。また、繰り返し 率については仕様である 5pps での動作を確認してい る。

今後はユニット数を増やし、2ユニット(8段)や3ユニ ット(12段)での動作の確認を行っていく。制御につい ては、現段階では図7,(d)で示したようなFPGAで予 め計算した固定のパルス幅でフィードフォワード制 御を行い、補償している。将来的には安価な充電用直 流電源を使用した際の充電電圧のばらつきや変動、負 荷の変動に伴う出力電圧の変動に対応するために A/D 変換器を使用したリアルタイムのデジタルフィ ードバック制御を行う制御基板を作製中である。

4. 回路シミュレーションによる検討



Figure 10: Simulation circuit and results.

回路シミュレーションソフト Micro Cap を用いて図 6 の回路を組み立て、シミュレーションを行った。まず、 (b) がセル単独の場合のシミュレーション回路で、(c) れた。制御方法が異なるので図 9, (a) のリプルとは多 は duty 比を 80%一定にした場合について図 7, (b)とシ ミュレーション結果を比較したものである。(c) では シミュレーション結果は実験結果と電圧、リップルな どよく一致しており、再現が出来ていると言える。こ れをふまえて(a) はシミュレーション回路を 4 段接続 の場合に拡張したものである。現段階では FPGA で行 ったような ON 時間を徐々に増やしていく制御をシミ ュレーション上で実現できていないので、ドループは オペアンプによるフィードバック制御で補償してい

る。(d) は4段接続の場合のシミュレーション結果で あり、リプル率はワーストで 4.6%という結果が得ら 少ずれているが、おおよそのリップルのオーダーは一 致している。本研究では4段のマルクス電源を1ユニ ットとしており、2,5,10,20 ユニットまで実現し重畳 した場合の予想されるリップルの推移が(e) である。 この結果から最終的に 20 ユニットの電源を作製した 場合、リップルは0.24%となり、電源の満たすべき仕 様である1%を十分に達成可能であると予想される。

5. まとめ

本論文では、チョッパ型マルクス電源の提案と試作 基板を用いた PWM 制御と位相制御を組み合わせた場 合の試験結果、回路シミュレーションによる検討につ いて記述している。マルクス電源に PWM 制御と位相 制御を組み合わせて使用することで Coの容量を大き くすることなくドループを補償し、小型な電源が実現 可能であることを示した。また、マルクス電源の段数 を増やしていくことによって PWM 制御で発生するリ ップルがセル単独の場合では 51.7% であるが、1 ユニ ット(セル4段)の電源では6.1%まで低減できることを 示した。シミュレーションでは、最終的な目標である 20 ユニット(セル 80 段)の電源では1%のリップルを十 分に下回ることを示した。今後は段数を2ユニット、 3ユニットと増やした場合の動作確認と A/D 変換器を 使用したリアルタイムのデジタルフィードバック制 御を行う制御基板を作製し、安価な設備でも精度の高 い動作を実現する必要がある。

参考文献

- [1] C. Burkhart, A.Benwell, T.Beukers, M.Kemp, R.Larsen, M.Nguyen, J.Olsen, T.Tang : "ILC MARX MODULATPR DEVELOPMENT PROGRAM STATUS", Pulsed Power Conference, pp. 807 – 810 (2009).
- [2] T.Tang, C.Burkhart, M.Nguyen : "A VERNIER REGULATOR FOR ILCMARX DROOP COMPENSATION", Pulsed Power Conference, pp. 1402 – 1405 (2009).
- [3] Dr. Floyd Arntz, Dr. Marcel Gaudreau, Kevin Ostlund, Michael Kempkes, Dr. Jeffery Casey : "New Concepts for Puled Power Modulators: Implementing a High Voltage Solid-State Marx Modulator", Vacuum Electronics Conference, pp.427 – 428 (2012).