# BPM・LLRF システムでのμTCA ボード間高速データ通信 MICROTCA INTER-BOARD DATA COMMUNICATIONS APPLIED TO BPM AND LLRF SYSTEMS

林 和孝<sup>#, B)</sup>, 赤井 和憲<sup>A)</sup>, 石井 仁<sup>A)</sup>, 帯名 崇<sup>A)</sup>, 片桐 広明<sup>A)</sup>, 小林 鉄也<sup>A)</sup>, 飛山 真理<sup>A)</sup>, 中西 功太<sup>A)</sup>, 福間 均<sup>A)</sup>, 古川 和朗<sup>A)</sup>, 三浦 孝子<sup>A)</sup>, 森 健児<sup>A)</sup>, 岩城 孝志<sup>B)</sup>, 漁師 雅次<sup>B)</sup>

Kazutaka Hayashi<sup>#, B)</sup>, Kazunori Akai<sup>A)</sup>, Hitoshi Ishii<sup>A)</sup>, Takashi Obina<sup>A)</sup>, Hiroaki Katagiri<sup>A)</sup>, Tetsuya Kobayashi<sup>A)</sup>,

Makoto Tobiyama<sup>A)</sup>, Kota Nakanishi<sup>A)</sup>, Hitoshi Fukuma<sup>A)</sup>, Kazuro Furukawa<sup>A)</sup>, Takako Miura<sup>A)</sup>, Kenji Mori<sup>A)</sup>,

Takashi Iwaki<sup>B)</sup>, Masatsugu Ryoushi<sup>B)</sup>

<sup>A)</sup> High Energy Accelerator Research Organization (KEK)

<sup>B)</sup> Mitsubishi Electric TOKKI System Corp.

#### Abstract

Small communication facility-oriented microTCA was chosen as a standardization platform of the control apparatus for next-generation accelerators. In order to realize feedback control of LLRF, the FPGA control board was designed and improved. The FPGA control board is adopted as LLRF of cERL, STF, and SuperKEKB. After high power cavity tests with these boards were performed, beam acceleration operation for STF and cERL and manufacturing for eight stations of SuperKEKB have started. The FPGA control board is equipped with 4ch ADC, 4ch DAC, and a digital input/output. This board realized high-speed control and calculation. The EPICS IOC mounted in the board can perform control which is extended into several boards and that linked with outside systems using Channel Access communication protocol. Recently, a high-speed-data-transmission function between the FPGA control boards and an arithmetic processing board, which enables real time control between boards, has been developed. Examples of application to a BPM/LLRF system are described.

### 1. はじめに

新しい世代の加速器の制御機器に、小型通信機器 向けの $\mu$  TCA を、標準化プラットフォームとして 選択している。 $\mu$  TCA に準拠した AMC (Advanced Mezzanine Cards) で、LLRF のフィードバック制御 を実現させるため FPGA 制御ボードを開発し、 LLRF システムとして評価しながらボードを改良し てきた<sup>[1]</sup>。FPGA 制御ボードは、cERL、STF、 SuperKEKB の各 LLRF に採用され、いずれも大電 力空洞試験を終え、STF と cERL はビーム運転に向け た量産を開始<sup>[4]</sup>した。本ボードは、LLRF の他に、 BPM (ビーム位置モニタ)のデジタル信号処理<sup>[5]</sup>、 基準信号伝送装置の制御<sup>[6]</sup>に適用が広がっている。

FPGA 制御ボードには 4ch ADC、4ch DAC とデジ タル入出力を搭載し、1台のボード内でリアルタイ ムに制御・計算の機能を実現し、ボードに搭載した EPICS IOC により、Channel Access 通信を用いて ボード間やシステムと連携した制御を行う事が出来 るためユーザーの利便性が高い。

制御ボード間に高速データ通信を追加し、リアル タイムなデータ連携処理を図ることで、機能拡張性 が大きく向上する。本報告では、リダンダント構成 のµTCA 規格シェルフのバックボード配線路、及 び、新たに開発した演算処理ボードにより実現させ たリアルタイム連携と、BPM・LLRF システムへの 適用例を述べる。

## 2. *µ* TCA の FPGA 制御ボード

**FPGA** 制御ボード(図 1)には、4つの特徴がある。



Figure 1: The FPGA control board.

#### 2.1 多様な入出力

**16bit ADC** を 4ch、16bit DAC を 4ch、低ジッター のクロック分周器と合わせ、高精度なアナログデジ タル変換機能を、2 枚の子基板の上で実現している。 子基板には、高精度 ADC 4ch 子基板、高精度 DAC 4ch 子基板の他に、高速 ADC (14bit) 2ch 子基板、 8ch ADC (14bit) 子基板、デジタル入出力子基板が 用意されている。客先の多様な装置の入出力には、 FPGA 親基板にスタッキングコネクタ接続する 2 枚 の子基板を選択し対応している<sup>[1]</sup>。

#### 2.2 大型の FPGA

Xilinx 社製 Virtex5 FPGA を実装し、フレキシブル で高速な処理回路を実現する。機能に応じた専用ロ ジックを書き込む(コンフィグレーションする)事 で、高速な制御・演算を実現している。

<sup>#</sup> kazu-hayashi@west.melos.co.jp

#### 2.3 組込み Linux/EPICS

FPGA 内蔵の CPU (PowerPC 440) を使い、Linux (Wind River Linux) を組み込んだ。分散制御システ ムのデータベースエンジン EPICS IOC (Input Output Controller) をこの Linux 上で起動させ Ethernet を用 いた Channel Access 通信でボード間や上位システム と連携した制御を行っている。上位の加速器制御シ ステムと同じレベルで、FPGA 制御ボードの制御と モニタができる、"Channel Access everywhere"<sup>[7]</sup>を 実現している。

#### 2.4 $\mu$ TCA

 $\mu$  TCA を採用することで、FPGA 制御ボードの外 部との通信は、バックプレーンおよび MCH (Micro-TCA Carrier Hub) 経由の GbE (Giga-bit Ethernet)に集 約される。シェルフの電源が起動した状態でボード を抜き差しできる活線挿抜 (Hot Swap) にも対応し ているため、一般的な Switching-Hub に Ethernet の コネクタを挿抜するごとく容易にボードを拡張およ び交換 できる。また、Ethernet を使う Channel Access との親和性がよい。機器の遠隔監視制御機能 および活線挿抜等の保守整備性、カタログ化された 機器(シェルフ、電源、ファン、MCH 他)を、低 コストにて利用できる。

### 3. LLRF システム実現と課題

LLRF システムが制御する装置の台数、制御の種類に応じて、µTCA の FPGA 制御ボードの構成と 台数が決まる。LLRF システム内の機器では EPICS IOC が起動し、EPICS を使って制御を行うため、 LLRF システム内部 (FPGA 制御ボード間を含む) で連携した制御は、GbE 上の Channel Access 通信 を使って容易に構成できる。これは、上位の加速器 システムと同じ制御方法であり、LLRF 内部制御の 透明性が高く、ユーザーがすぐにつかえる LLRF シ ステムとなる。例えば、SuperKEKB の主リング加 速 RF ステーション向けの LLRF では、5 台の FPGA 制御ボードが連携して制御している<sup>[1], [4]</sup>。各 ボードは、加速空洞の振幅・位相制御、空洞チュー ナー制御、高速インターロック制御、RF 電力モニ タとアーク光モニタを担当している。

これまで、様々なシステムを実現してきたが、一 方で、以下の様な課題があった。

- FPGA 制御ボード間の連携に使っている Channel Access は、EPICS IOC の負荷状況や Ethernet の輻輳状況により処理遅延量が変化す る。
- 外部入出力部のパネル面積の制限から、入出力 信号数の制約がある。例えば、ADC入力 ch 数 の制約により、多空洞のモニタ信号のベクトル 和が必要な場合、ボードを増やしてもリアルタ イムな連携はできない。
- 複数台の FPGA 制御ボードの出力を集約してリアルタイムに処理はできない。

# 4. FPGA 制御ボード間高速データ通信

制御ボード間の高速データ通信を追加することで 複数のボードによるリアルタイムな連携が可能とな り、前節で挙げた課題を解決し、高い拡張性を実現 した。

#### 4.1 高速データ通信の方法

制御ボード間に新たなデータ通信を実現するため に通常は配線の追加が必要となるが、 今回はバッ クプレーン上の既存の配線を利用し、物理的な配線 を追加する事なく高速なシリアルデータ通信を実現 することを考えた。μTCA には障害発生時でも継 続的な運用が出来るように通信回線や電源、冷却 ファンを冗長に設ける事ができる。そのリダンダン ト仕様のバックプレーンには、図2のようにスロッ ト MCH1、MCH2 を中心に各 AMC スロットにそれ ぞれ個別のスター配線がされている。MCH1 スロッ トには MCH を実装して、AMC スロットに実装し た FPGA 制御ボード上で動作する EPICS IOC が AMC port0 を使って GbE で通信している。冗長系 である AMC port1 は、ボード間の高速シリアル通信 に使うことして、MCH2 のスロットには、データ集 約用に新たに開発した演算処理ボードを装着した。



Figure 2: MicroTCA backplane topology (redundant type).

4.2 演算処理ボード

 $\mu$  TCA シェルフのスロットに装着された各 FPGA 制御ボードと高速データ通信を実現させるため、演 算処理ボードを新たに開発した。ブロック図を、図 3 に示す。



Figure 3: Block diagram of arithmetic processing board

特徴を以下に掲げる。

- 大型 FPGA(Virtex5 FX200T)
- 高速データ通信プロトコル(Aurora IP を用い た高速シリアル通信)の利用
- 外部光通信用 SFP モジュール(2系統)
- FMC コネクタ(FPGA Mezzanine Card 規格)
- 組込み Linux/EPICS
- GbE (RJ-45 コネクタ)
- MATLAB/Simlink と Xilinx System Generator を 組み合わせて使い演算処理ロジックの作成。



Figure 4: The arithmetic processing board.

# 5. 軌道フィードバック用 BPM 装置

#### 5.1 装置概略と課題

SuperKEKB の低エミッタンスビームは、衝突点 での鉛直方向ビームサイズが 50nm と非常に小さ い。このため、衝突点近傍の真空チェンバに付属す る高分解能の BPM で高速にビーム軌道を測定し、 ビームが安定に衝突するようにビーム軌道をステア リング磁石で補正する軌道フィードバックシステム が必須である<sup>[5]</sup>。検討中のフィードバックシステム (図 5) においては電子および陽電子ビームの位置を それぞれ 2 台ずつ計 4 台の BPM で測定し、測定 データに基づきステアリング磁石によるビームの蹴 り角をフィードバックアルゴリズムに従って演算し、 蹴り角の値をステアリング磁石(8 台)電源に送信す るという様に、リアルタイムな連携処理の実現が課 題となる。





Figure 5: BPM for orbit feedback system.

5.2 高速データ通信と演算処理ボード

FPGA 制御ボード 4 台で求められた BPM 位置 データは、Aurora を使った高速シリアルデータ伝 送で、FPGA 制御ボードそれぞれから送信し、演算 処理ボードで収集する。FPGA のロジックは、 Xilinx System Generator を用いることで、Simlink で シミュレーションしたモデルを Xilinx 用のモデルに 置き換えることで、容易に FPGA へ組み込むことが できる。高度なビーム位置補正演算処理の開発・改 良を、ユーザー自身が短期間にできるようにした。



Figure 6: HDL codes generated using Xilinx System Generator from Simulink.

#### 5.3 試作と評価

図 7 は、µTCA シェルフに装着した、演算処理 ボード(右)と、FPGA 制御ボード、その左奥が、 MCH と電源である。ボード間での高速データ転送 を確認、ビーム位置補正演算処理を演算処理ボード へ実装し、計測と制御のハードウエアとロジックの 準備ができた。今後、ステアリング磁石電源・ビー ム・BPM 間(模擬)を含めた制御対象ループを形成し、 軌道フィードバックシステムの開発を進めていく。



Figure 7: FPGA control board and arithmetic processing board for BPM system.

# 6. 陽電子ダンピングリング用 LLRF

#### 6.1 装置概要と課題

SuperKEKB の陽電子ダンピングリングでは、最大3台の加速空洞を、1台のクライストロンと LLRF で制御する。多空洞のモニタ信号のベクトル 和や補正用各種信号で、1枚の FPGA 制御ボードで は不足する信号入力数となり、ボード間でのリアル タイムな連携が求められる。さらに、入射器の途中 に設置されている陽電子ダンピングリングは、入射 器からのビームの入射、入射器へのビーム出射のタ イミング制御が重要である。ビームの入射パルス毎 に RF 位相を変える事も検討されている。入射器の 制御システムから渡されるイベントシステム情報や タイミング信号を取り込み、各 FPGA 制御ボードが リアルタイムに連携する事を求められる。

#### 6.2 高速データ通信と EVR ボード

入射器では、イベントタイミングシステムが、 ビームモードとタイミング信号を管理している。イ ベントジェネレータ(EVG)から、光ファイバーで イベントレシーバ(EVR)に信号が送られる。SFP コネクタを持つ FPGAボードに EVR を組み込んだ 事例<sup>[8]</sup>を参考に、今回、演算処理ボードに EVR 同 等の機能を実現させることとした。加えて、 FMC(子基板)を使って水晶発振器とシンセサイザを 実装してクロック(EVGと同じ周波数)を生成す る機能や、トリガー信号・タイミング信号の入力 ポートを設け、EVRボードに仕立てた(図 8)。

また、基準 RF 信号が入力される FPGA 制御ボー ドでデジタル IQ 検波した結果を Aurora によりバッ クプレーン経由で演算処理ボードへ伝送し、イベン ト情報と多重化して他の FPGA 制御ボードへ伝送す る。高速データ通信を追加することで、複数の FPGA 制御ボードがリアルタイムに連携することで、 より高度な処理を実現することができた。



Figure 8: Block diagram of EVR board.

#### 6.3 試作と評価

図 9 は、 $\mu$  TCA シェルフに装着した、ボード類 の写真である。左から、PDM (Power Distribution Module)、MCH、FPGA 制御ボード(6 台)、空きス ロットを挟んで、EVR ボード、PDM(右端)である。 ボード間での高速データ転送(EVR ボード経由)の確 認を行った。また、EVG からの光ファイバイー信 号を EVR ボードの SFP へ入力し、EVG から送られ ている信号と実際に同期が取れる事と、信号の中か らイベントコードを読み出し、動作を確認すること ができた。

今後、ダンピングリング用の加速器構成とイベン トタイミングシステムの仕様が決まってゆく予定で ある。試作した機器で、LLRF 機器構成や EVG 信 号の仕様に合わせて、FPFA 内のロジックを変更し て、各 FPGA 制御ボードでリアルタイムに連携させ る評価を進めてゆく。



Figure 9: FPGA control boards and EVR board for damping ring LLRF.

### 7. まとめ

 $\mu$  TCA の FPGA 制御ボードは、新しい世代の加 速器(cERL、STF、SuperKEKB 等)の LLRF シス テムに採用され、大電力空洞試験のみならず、実際 にビーム加速運転に使われ始めた。今回さらに、 FPGA 制御ボード間に高速データ通信を追加し、新 たに開発した演算処理ボードにより、機能拡張性を 大きく向上させ、2つのシステムに適用し、開発評 価を行っている。

SuperKEKB の軌道フィードバック用 BPM 装置で は、FPGA 制御ボード4台で得られた位置情報を高 速データ伝送で、演算処理ボードに収集して、高度 なビーム位置補正演算を行う仕組みに適用した。

SuperKEKB の陽電子ダンピングリング LLRF で は、多信号入力に対処し、入射器イベント毎の加速 位相制御を想定し、演算処理ボードをイベントレ シーバーに仕立て、各 FPGA 制御ボードに、高速 データ通信で制御を可能とした。

#### 参考文献

- K. Hayashi, et al., "Refinements of the new LLRF Control System for SuperKEKB", Proceedings of the 9th Annual Meeting of Particle Accelerator Society of Japan (2012)
- [2] T. Miura, et al., "RF SYSTEM FOR CERL INJECTOR", Proceedings of the 10th Annual Meeting of Particle Accelerator Society of Japan (2013)
- [3] H. Shimizu, et al., "X-ray generation experiment in STF accelerator on quantum beam technology program", Proceedings of the 10th Annual Meeting of Particle Accelerator Society of Japan (2013)
- [4] K. Nakanishi, et al., "Development of LLRF system for SuperKEKB", Proceedings of the 10th Annual Meeting of Particle Accelerator Society of Japan (2013)
- [5] H. Ishii, et al., "DEVELOPMENT OF A BEAM POSITION DETECTOR FOR AN ORBIT FEEDBACK SYSTEM IN SuperKEKB", Proceedings of the 8<sup>th</sup> Annual Meeting of Particle Accelerator Society of Japan (2011)
- [6] T. Kobayashi, et al., "RF Reference Distribution System for SuperKEKB", Proceedings of the 10th Annual Meeting of Particle Accelerator Society of Japan (2013)
- [7] http://www-linac.kek.jp/cont/epics/cae/
- [8] H. Katagiri, et al., "RF MONITOR UNIT FOR SIMULTANEOUS INJECTION", Proceedings of the 9th Annual Meeting of Particle Accelerator Society of Japan (2012)