Paper | Title | Page |
---|---|---|
TPCOA03 | 組み込みEPICSを使ったJ-PARCのMR部の加速器保護装置 | 539 |
|
||
J-PARCのMRは、最初に想定されたビームパワーが750KWという高出力の加速器でる。当面の最終ビームエネルギーが30GeVと高いために、ビームが真空ダクトなどに当たると、故障や放射化の原因になる。そこで、ビームを真空ダクトなどに衝突させる量を可能な限り減少させるために加速器保護装置(MPS)が開発された。J-PARCの場合、機器構成とそれぞれの持つ時間特性の違いで、(LINAC/RCS/MLF)と(MR/HD/NU)の2種類のハードウェアが作られた。ただし、接続仕様を合わせることで、一体化して運用している。ここではMR系のMPS装置に関してFPGAやCPLDを使用した装置構成、LINUXの上で動いている組み込みEPICSのプログラム構成、運転に必要な機器が随時変わる加速器に対してこの装置でどのようなことができるか、運転で使用しての動作状況などについて述べる。 |