Damping Ring Timing 打ち合わせ Memo, Nov.8.2016

2016 年 11 月 8 日 (火)、K.Furukawa

[1] 周波数帯域について

(A) MRF に 10^-4 の周波数帯域があるかどうか尋ねた。

The lock range for for Virtex II Pro based receivers (VME-EVR-230, VME-EVR-230RF, PMC-EVR-230) is +/- 100 ppm from the reference clock, however, the reference clock also has some frequency error so a change of 50 kHz possibly can cause some issues. The EVG will be fine if the frequency change is slow enough.

The newer Kintex 7 based products: VME-EVR-300, mTCA-EVR-300, PCIe-EVR-300DC have a much wider locking range +/- 1250 ppm so they should be fine with even slow 500 kHz frequency changes.

ということで、我々がこれまで使用してきた 230 series の EVR だと、+/- 50kHz は苦しいかもしれない。+/- 25kHz ならば問題ないかも。新しい 300 series の Module を使用すれば全く問題無い。

Virtex 5 の SINAP 版ではどうか尋ねることにする。

(B) 杉本氏の Optics 測定からの要求

RFShift_revised-sugimoto-161108.pdf

に沿って説明があり、10^-4 の帯域がやはり必要。しかし、+/- 25kHz で良いかもしれない。

[2] Event system の試験

Event system を用いて Timing system を構成する場合には、

damping-ring-timing-miyahara-161027.pdf

や

dr-timing-furukawa-161101.pdf

の Page 8 のような構成を考えている。そこで、

dr-event-161102.pdf

に沿って試験を行おうとしている。

(A) Revolution clock 生成

Event system で Revolution clock (509MHz/230) を生成することはできている。

しかし、Revolution clock は小林氏が配信してくれるので、当面 Event system で生成する必要は無い。

(B) BPM 向け Pulse train 生成

Start 信号と 2047 pulse までの Pulse train は生成できることがわかったが、これまでのところ、32k pulse の Train の生成はできていない。FPGA firmware を開発する必要があるかもしれない。

また、Beam は 509MHz に同期しているが、Beam を Event clock に同期させた上で Pulse train を生成することはおそらく困難。従って、Pulse train 生成の度に Beam と Event clock のずれ (Offset, 0~8 ns) を出力側 (EVR) で補正する必要がある。入射器向けにも似たようなこと (Delay の変更の代わりに RF 位相の変更) を行うことになっているが、詳細検討が必要である。

先週から MRF と情報交換しているが、今のところ具体的な提案はない。SINAP にも尋ねてみることにする。

並行して、飛山氏に Event system を使用せずに Hardware を開発する可能性を検討していただくことにした。

(C) LTR/RTL の機器の Timing

LTR や RTL の Kicker や BPM timing 等は、入射器内の Timing 信号と同様に EVR で生成できる。

[3] その他

Dispersion 測定後の Beam の Linac への再同期は面倒なので、Extraction kicker は打つけれども、Linac で加速する前に、RTL の Beam shutter に Dump することにする。

Monitor group が BPM 用に調達した VME subrack は 4 台で、それぞれ 17 slot あり、BPM card を 11 枚、CPU と RAS を挿しても、4 slot 余裕がある。しかし、なぜか Rear transition module が挿せるようにはなっていないらしく、制御 Group で調査する。

池田氏が Network / timing 用 Fiber の敷設を計画している。制御室側の Splicing box (1U x 6) は制御 Group 管理の Rack に入れる方向で検討する。

次回、2016 年 11 月 22 日 (火) 13:30